产品定位 基于PCI的高速数据采集卡开发 基于LVDS接口的高速数据采集处理卡; 算法加速卡;
产品特色 提供完整的FPGA+PCI解决方案,性能稳定,兼容性好; 提供完整的参考设计,包括FPGA代码,驱动程序,应用程序等,可以作为项目开发的模板; 扩展性能好,可以扩展音频输入输出卡,视频输入输出卡,高速AD,DA等。
产品清单 1、RPDP-PCI&LVDS开发板 1块 2、ByteBlasterII 下载电缆 1条 3、配套DVD光盘 1张
硬件资源 1、FPGA芯片: 标准版:EP1C6Q240, 包括12,060LEs,相当于15万门左右 增强版:EP1C12Q240,包括12,060LEs,相当于30万门左右 2、配置芯片: 增强版:EPCS1,1Mbit储存量,支持AS和JTAG两种配置模式 增强版:EPCS4,4Mbit储存量,支持AS和JTAG两种配置模式 3、8M Byte 高速SDARM 一片2M×32Bit SDRAM ,4个Bank,最高166MHz读写速度; 4、LVDS扩展接口(DB62接口) 同时提供提供: 12路LVDS信号输出; 12路LVDS信号输入; 12路LVTTL信号(输入输出可编程) 5、RedLogic扩展接口(VME48接口) 提供32路LVTTL信号,其中包括一路专用时钟输入和一路专用时钟输出.通过相应的扩展板,可以实现Video,Audio和高速AD/DA等应用。用户也可以开发自己定义的接口板。
配套软件 1、相关开发工具软件 2、开发实例及文档 3、FPGA和ASIC设计资源库
设计文档 1、开发板用户手册 2、开发板原理图和PCB(Protel99SE格式) 3、QuartusII和NIOSII IDE安装指导和入门教程 4、主要芯片的数据手册和仿真模型(Verilog HDL语言描述)
开发实例 BASE64解码算法 Base64编码 Base64是网络上最常见的用于传输8Bit字节代码的编码方式之一,大家可以查看RFC2045~RFC2049,上面有MIME的详细规范。 Base64要求把每三个8Bit的字节转换为四个6Bit的字节(3*8 = 4*6 = 24),然后把6Bit再添两位高位0,组成四个8Bit的字节,也就是说,转换后的字符串理论上将要比原来的长1/3。 本设计完成了BASE64解码算法的FPGA程序设计和验证。
数据采集卡 FPGA内部产生数据源,主机端程序响应pci卡发出的中断信号,将硬件板卡中的数据传入主机,并将数据在界面上显示相应的数据以及接收到的帧数。将收到的数据存入硬盘,以便查看。
|