本产品是基于FPGA的硬件描述语言EDA和软内核嵌入式系统的SOPC开发平台。系统采用多层PCB板设计，完善的电源和时钟设计，性能稳定可靠、结构紧凑美观。系统采用主流FPGA构建平台，片内资源丰富，板载器件多，周边接口多、可扩展性强。优化设计使系统调试方便，配置容易。配备丰富的例程有利于FPGA和SOPC的学习，快速入门与提高。FPGA/SOPC开发平台是电子、信息类专业学生学习FPGA和SOPC的理想良师益友，是各大专院校教学科研的良好工具，也可用于科研机构开发特色新产品。

产品特点
采用四层PCB板，高密度走线，支持更高时钟频率，预留用户晶振焊盘；
支持FPGA开发，提供引脚信息和预留PLL资源；
支持SOPC开发，基于Nios II软核处理器或多内核的开发；
支持扩展设计，数据和地址总线外接插针，预留通用I/O焊孔；
提供USB2.0 数据接口，480Mbps传输速度，可以作为算法验证和高速数据采集板；

主要器件

外部接口

配套软件
FPGA开发环境Quartus II
Nios II开发工具 Nios II IDE5.0
SoPC Builder标准微处理器外设库
USB2.0相关开发工具和软件
FPGA/SOPC设计资源，包括教材，代码，参考设计等

设计文档
开发板原理图（pdf格式）
开发板PCB版图（pdf格式）
开发板器件引脚数据（在FPGA设计时，自行分配管脚很有用）
开发板用户手册
开发版芯片器件数据手册
QuartusII和NIOSII IDE安装指导和入门教程
Verilog HDL/VHDL教学实验指导手册
NIOSII嵌入式系统教学实验指导手册

FPGA HDL程序开发教程
实验一、LED循环点亮
实验过程：（完整的实验室过程，屏幕抓图）
1．启动Quartus II，建立工程并配置FPGA
2.1 新建文件verilog HDL File
2.2 Verilog HDL编程
2.3 分析综合Start anlaysis & synthesis：
3．逻辑锁（Logical Lock）和分配管脚
4．编译（Compile）
5．Back-Annotate Assigned,生成vqm文件
6. 下载
实验二自底向上的设计方法（略）

HDL硬件设计开发实例
（14个例程，共54页，略）

Cyclone Nios II 嵌入式系统设计
例程一：LED 循环点亮（完整的实验室过程，屏幕抓图）
第一部分：硬件定制
1．启动Quartus II，建立工程并配置FPGA
2．启动SOPC Builder 定制Nios II 系统
2.1 启动SOPC Builder：
2.2 创建Nios系统，系统命名
2.3 选择器件与时钟频率
2.4 添加Nios II processor
2.5 JTAG调试
2.6 添加片上RAM
2.7 添加并行I/O口
2.8 自动分配基地址和IRQ
2.9 Nios II More cpu_0 setting项
2.10 生成 NIOS II/e 系统
3．在Quartus II 中的顶层文件LED.bdf 中放置Nios II系统
4．Start anlaysis & synthesis
5．逻辑锁（Logical Lock）和分配管脚
6．编译（Compile）
7．下载（Download）
第二部分：软件开发
1．启动NIOS II IDE:
2．建立工程
2.1 选择Hello_LED的模板
2.2 选择软件开发基于的Nios 系统（ptf文件）
2.3 生成系统库文件
2.4 修改模板文件
3．调试运行。
实验二 CycloneNios II硬件系统组建（略）

NIOSII设计开发实例（略）
（9个例程，共64页，略）

产品清单

选配：
16*2LCD：20元